一、 ARM处理器程序运行的过程

ARM芯片属于精简指令集计算机(RISC：Reduced Instruction Set Computing)，它所用的指令比较简单，有如下特点：

① 对内存只有读、写指令

② 对于数据的运算是在CPU内部实现

③ 使用RISC指令的CPU复杂度小一点，易于设计

比如对于a=a+b这样的算式，需要经过下面4个步骤才可以实现：

细看这几个步骤，有些疑问：

① 读a，那么a的值读出来后保存在CPU里面哪里？

② 读b，那么b的值读出来后保存在CPU里面哪里？

③ a+b的结果又保存在哪里？

我们需要深入ARM处理器的内部。简单概括如下，我们先忽略各种CPU模式(系统模式、用户模式等等)。

CPU运行时，先去取得指令，再执行指令：

现在，我们知道了：CPU内部有很多寄存器，CPU要从外部设备上读入指令，执行指令。

二、 ARM架构的简单介绍

IMX6UL使用Cortex-A7架构，本小节简单介绍一下Cortex-A7架构的基础知识，比如运行模式、寄存器组等。

参考资料：

Ÿ 文件名：ARMv7编程手册(DEN0013D_cortex_a_series_PG).pdf

Ÿ 文档所在目录: 网盘开发板配套资料“ 08_Reference material (ARM,NXP参考资料)/Arm架构参考资料.zip”

Ÿ 参考章节: 《3: ARM Processor Modes and Registers》

2.1 地址空间_RISC与CISI（补充）

对于ARM架构，访问内存还是访问外设或者外设的寄存器，都没有任何区别，因为ARM的地址范围都属于同一地址空间，这是ARM所特殊的地方。ARM有一个内存控制器，CPU发出的地址经过内存控制器，通过不同的地址来访问不同的内存或者外设。

假设外设中有一个EMMC controller，外接一个Flash，CPU发出的地址可以到达外设，但是不能到达Flash，想访问Flash必须通过EMMC控制器，这个类似于爷父子三级关系，不能跨级访问，CPU和EMMC所看到的零地址不是同一个东西。

以x86架构来进行对比，内存空间和IO空间完全两回事，使用不同的指令来访问内存，两个地址不在同一个空间，

2.1.1 RISC

ARM芯片属于精简指令集计算机(RISC：Reduced Instruction Set Computing)，它所用的指令比较简单，有如下特点：

① 对内存只有读、写指令

② 对于数据的运算是在CPU内部实现

③ 使用RISC指令的CPU复杂度小一点，易于设计

2.1.2 CISC

x86属于复杂指令集计算机(CISC：Complex Instruction Set Computing)，

它所用的指令比较复杂，比如某些复杂的指令，它是通过“微程序”来实现的。

比如执行乘法指令时，实际上会去执行一个“微程序”，

在“微程序”里，

一样是去执行这4不操作：

① 读内存a

② 读内存b

③ 计算a*b

④ 把结果写入内存

2.1.3CISC和RISC比较

1.指令能力：CISC的指令能力强，单多数指令使用率低却增加了CPU的复杂度，指令是可变长格式；RISC的指令大部分为单周期指令，指令长度固定。RISC对内存只有load/stoe操作，数据的运算都是在CPU内部实现。

2.寻址方式：CISC支持多种寻址方式；RISC支持的寻址方式少；

3.实现方式：CISC通过微程序控制技术实现；RISC增加了通用寄存器，硬布线逻辑控制为主，采用流水线方式执行。

4.研发周期：CISC的研制周期长，RISC硬件简单，需要优化编译器，有效支持高级语言

2.2 9种运行模式

Cortex-A7架构的运行模式有9种，分别为User、Sys(System)、FIQ、IRQ、ABT(Abort)、SVC(Supervisor)、UND(Undef)、MON(Monitor)、Hyp模式，如下表：

模式	描述
User	用户模式，非特权模式，大部分程序运行的时候就处于此模式
Sys(System)	系统模式，用于运行特权级的操作系统任务
FIQ	快速中断模式，进入 FIQ 中断异常
IRQ	一般中断模式
ABT(Abort)	数据访问终止模式，用于虚拟存储以及存储保护
SVC(Supervisor)	超级管理员模式，供操作系统使用
UND(Undef)	未定义指令终止模式
MON(Monitor)	用于安全扩展模式
Hyp	用于虚拟化扩展

除了User模式属于非特权模式，其它8种处理器模式都是特权模式。

运行模式可以通过软件进行任意切换，也可以通过中断或者异常来进行切换。大多数的程序都运行在用户模式，用户模式下是不能访问系统所有资源的，有些资源是受限的，要想访问这些受限的资源就必须进行模式切换。但是用户模式是不能直接进行切换的，用户模式下需要借助异常来完成模式切换，当要切换模式的时候，应用程序可以产生异常，在异常的处理过程中完成处理器模式切换。

所谓“运行模式”，可以这样简单理解：

① 板子上电时，CPU处于SVC模式，它用的是SVC模式下的寄存器

② 程序运行时发生了中断，CPU进入IRQ模式，它用的IRQ模式下的寄存器

③ CPU处理完中断，它切换回SVC模式，继续使用SVC模式下的寄存器

④ CPU发生某种异常时，比如读取内存出错，它会进入ABT模式，使用ABT模式下的寄存器来处理错误。

在某种模式下，CPU执行时使用的是这种模式的资源，比如使用的是这组模式的寄存器。

这样就可以免去保存上一个模式所使用的寄存器。

三、寄存器组介绍：M3、M4与A7

无论cortex-M3/M4还是现在学习的A7，内部都有R0-R15这15个寄存器来“暂存”数据

这些是内核寄存器组，而不是类似GPIO寄存器等的芯片外设寄存器，这些寄存器CPU可以直接访问到。

sp_main：主栈寄存器

3.1 程序状态寄存器：APSR/IPSR/EPSR

（PSR全称：Program Status Register）

M3/M4的xPSR 实际上对应3个寄存器APSR/IPSR/EPSR

（三个寄存器的位是错开的，所以组合在一起，叫做xPSR）

MRS表示：Move to Register from Status，就是把Status寄存器的值移动到通用寄存器

（

MOV R1 R0的结果是：R1的值等于R0的值，后面的R0是源，前面的R1是目的；以此方便理解

)

3.2 程序状态寄存器：CPSR

对于cortex A7的CPSR 寄存器

3.3 M3/4与A7的程序状态寄存器对比

Cortex-A7 内核寄存器组，

上一小节我们讲了 Cortex-A7 有 9 种运行模式，每一种运行模式都有一组与之对应的寄存器组，如下图：

浅色字体是与 User 模式所共有的寄存器，浅蓝色背景是各个模式所独有的寄存器，即在所有的模式中，低寄存器组(R0~R7)是共享同一组物理寄存器的，只是一些高寄存器组在不同的模式有自己独有的寄存器，比如 FIQ 模式下 R8~R14 是独立的物理寄存器。不同运行模式不同的寄存器有助于提高运行速度。

如果某个程序处于 FIQ 模式下访问寄存器 R13(SP)，那它实际访问的是寄存器 SP_fiq

如果某个程序处于 SVC 模式下访问寄存器 R13(SP)，那它实际访问的是寄存器 SP_svc

3.4 4类寄存器介绍（对于ARMA7）

9 种运行模式的寄存器合计有34个，可以分为：

1. 未备份寄存器，即 R0~R7

2. 备份寄存器，即 R8~R14

3. 程序计数器，即 R15

4. 程序状态寄存器

J	T	描述
0	0	ARM
0	1	Thumb
1	1	ThumbEE
1	0	Jazelle

GE[3:0](bit19:16)：SIMD 指令有效，大于或等于

E(bit9)：大小端控制位，E=1/0 表示大/小端模式

A(bit8)：禁止异步中断位，A=1 表示禁止异步中断

I(bit7)：I=1/0 代表禁止/使能 IRQ

F(bit6)：F=1/0 代表禁止/使能 FIQ

M[4:0]：运行模式控制位，如表

M[4:0]	运行模式
10000	User 模式
10001	FIQ 模式
10010	IRQ 模式
10011	Supervisor(SVC)模式
10110	Monitor(MON)模式
10111	Abort(ABT)模式
11010	Hyp(HYP)模式
11011	Undef(UND)模式
11111	System(SYS)模式